特許
J-GLOBAL ID：200903085067374356
高耐圧半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-332467
公開番号（公開出願番号）：特開平9-331063
出願日： 1996年12月12日
公開日（公表日）： 1997年12月22日
要約：
【要約】【課題】 トレンチゲート間に絶縁層を埋込むことにより、エミッタ側のキャリア密度を増加させて、高耐圧半導体装置の特性の向上を図ることを目的とする。【解決手段】 所定のピッチで配置されたゲートトレンチ70の間のn- シリコン基板1の領域に、絶縁層15が埋込まれている。この構造により、エミッタ側のキャリア密度を増加させ、ゲートトレンチ型高耐圧IGBTの特性を向上させる。
請求項（抜粋）：
第1の主面と第2の主面とを有する第1導電型の半導体基板と、前記第1の主面に形成された第2導電型の第1不純物層と、前記第1不純物層から前記半導体基板にかけて形成された溝部、前記溝部の内表面を覆うように形成されたゲート絶縁膜および前記溝部を充填するように導電体によって形成されたゲート電極を有するゲートトレンチと、前記第1不純物層の表面近傍において、前記ゲートトレンチを挟むように形成された1対の第1導電型の不純物領域と、前記第1の主面を覆うように形成され、前記ゲートトレンチに対して絶縁膜を介在して、前記不純物領域と前記第1不純物層とに電気的に接続された第1主電極層と、前記第2の主面に形成された第2導電型の第2不純物層と、前記第2不純物層の表面に形成された第2主電極層と、を備え、前記ゲートトレンチは、所定のピッチで複数設けられ、前記半導体基板の前記ゲートトレンチによって挟まれた位置には、絶縁層が設けられた、高耐圧半導体装置。
IPC (2件)：
FI (3件)：
H01L 29/78 655 B
, H01L 29/74 N
, H01L 29/78 653 A
