特許
J-GLOBAL ID：200903085071440649
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-157466
公開番号（公開出願番号）：特開平5-326841
出願日： 1992年05月25日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 同一半導体基板上に、膜厚の異なるMOSトランジスタのゲート酸化膜とMOS型コンデンサの容量酸化膜を形成する際、フォトリソグラフィ工程の増加を伴わず、かつ膜厚の製造精度を向上させる。【構成】 ゲート酸化膜105を形成後、窒化シリコン膜106を成長し、コンデンサ下部のN型高濃度領域108形成のためのフォトリソグラフィ工程をもって、コンデンサ部の窒化膜およびゲート酸化膜を除去する。フォトレジスト107を剥離後、熱酸化を行ってコンデンサの容量酸化膜109を形成する。このときトランジスタ部は窒化膜が耐酸化材として働くため、ゲート酸化膜の膜厚は変わらない。このようにゲート酸化膜と容量酸化膜を独立して形成するため、膜厚の製造精度は低下せず、またフォトリソグラフィ工程の増加も伴わないで行うことができる。
請求項（抜粋）：
同一基板上に膜厚の異なるゲート酸化膜と容量酸化膜とを形成するCMOSあるいはBi-CMOS集積回路の製造方法において、ゲート酸化膜を形成した後、窒化膜を形成する工程と、フォトリソグラフィ工程によりコンデンサ形成領域の窒化膜を除去し、さらにその部分のゲート酸化膜を除去する工程と、前記窒化膜を耐酸化用のマスクとして用い、コンデンサ形成領域のみ所望の厚さの酸化膜を形成する工程と、前記窒化膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 27/08 321 Z
, H01L 27/08 321 N
