特許

J-GLOBAL ID：200903085080057149

半導体集積回路装置の製造方法

発明者： 志波 和佳
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168088
公開番号（公開出願番号）：特開平5-021808
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 EPROMまたはEEPROMとアナログキャパシタが同一チップ上に搭載される半導体集積回路装置において、各誘電体膜の膜厚の任意設定を可能とする。【構成】 EPROMとアナログキャパシタとが同一チップ上に搭載された半導体集積回路装置であって、P型基板1上に、EPROM2、アナログキャパシタ3およびゲート4が形成され、表面が保護膜5により覆われている。そして、熱酸化工程の条件によってアナログキャパシタ3の酸化膜厚がEPROM2の誘電体膜の酸化膜厚より厚く設定され、かつ増速酸化の割合の設定によってアナログキャパシタ3の誘電体膜がゲート4の誘電体膜に比べて厚く形成される。

請求項（抜粋）：

EPROMまたはEEPROMと、その多結晶シリコン間電極で構成されるアナログキャパシタとを同一チップ上に搭載した半導体集積回路装置の製造方法であって、前記EPROMまたはEEPROMの層間誘電体膜と、前記アナログキャパシタの誘電体膜との間に膜厚差を設けることを特徴とする半導体集積回路装置の製造方法。

IPC (5件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/04 ,  H01L 27/088 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  H01L 27/08 102 H ,  H01L 27/10 434