特許

J-GLOBAL ID：200903085126192968

映像信号処理装置

発明者： 浜田 雅則 ,  増田 宏
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 青山 葆 (外2名)
公報種別：再公表公報
出願番号（国際出願番号）：JP1999000706
公開番号（公開出願番号）：WO1999-042989
出願日： 1999年02月18日
公開日（公表日）： 1999年08月26日
要約：

【要約】位相制御回路(5)により映像信号のA/D変換のサンプリングクロック信号の位相を順次設定する。2値化回路(6)は、アナログ映像信号を2値化し、第1カウンタ回路(7)は、2値化回路(6)の出力信号の変化をカウントする。また、A/D変換回路(2)は、入力信号をディジタル化し、第2カウンタ回路(8)は、A/D変換回路(2)の最上位ビットが変化する回数をカウントする。減算回路(9)は、2個のカウンタ回路の出力信号を減算する。A/D変換のサンプリングクロック信号の位相を1周期内で順次変化して減算結果を求め、これを1周期以上で繰り返し、減算結果に応じて最適サンプリングクロックの位相を設定する。

請求項（抜粋）：

入力される同期信号から映像信号をディジタル化するサンプリングクロック信号を発生させるクロック発生回路と、 サンプリングクロック信号の位相をサンプリングクロック信号の1周期内で複数の位相値のいずれかに制御する位相制御回路と、 入力映像信号がしきい値レベルより大きいときに第1信号を出力する第1信号出力回路と、 第1信号出力回路から入力される第1信号を所定時間内でカウントする第1カウンタ回路と、 位相制御回路により制御されたサンプリングクロック信号によるタイミングで、入力映像信号がしきい値レベルより大きいときに第2信号を出力する第2信号出力回路と、 第2信号出力回路から入力される第2信号を所定時間内でカウントする第2カウンタ回路と、 前記の位相制御回路によりサンプリングクロック信号の位相をサンプリングクロック信号の1周期内で順次切り替え、この位相設定を1周期以上で繰り返し、位相が切り替えられるごとに得られる第1と第2のカウンタ回路の出力信号の相違を基に最適なサンプリングクロック信号の位相を設定する制御回路と を備える映像信号処理装置。

IPC (3件)：

G09G 5/18 ,  H04N 5/14 ,  H04N 5/66 102

FI (3件)：

G09G 5/18 ,  H04N 5/14 Z ,  H04N 5/66 102 B