特許
J-GLOBAL ID：200903085160265630
薄膜型電子源及び薄膜型電子源マトリクス並びにそれらの製造方法並びに薄膜型電子源マトリクス表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-250279
公開番号（公開出願番号）：特開平10-092299
出願日： 1996年09月20日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】薄膜型電子源及び薄膜型電子源マトリクスの製造プロセスを簡略化、高信頼化するとともに、自己整合的に作成するプロセスを提供する。【解決手段】薄膜型電子源及び薄膜型電子源マトリクスを、電子放出部は、整合した薄いトンネル絶縁層電子放出部及び薄い上部電極層電子放出部で構成し、上記薄いトンネル絶縁層電子放出部を形成した下部電極層のエッジ部には厚い保護絶縁層が形成され上記薄い上部電極層は上部電極バスライン層をも覆うように形成されている。その製造は、溶解特性の異なる2種類のレジストを用いて、それぞれ、上記電子放出部形成用のレジストパターン及び上部電極バスライン形成用のレジストパターンを作成し、それぞれ対応する工程でリフトオフを行うことにより、自己整合的に行う。
請求項（抜粋）：
絶縁性基板上に、下部電極層、トンネル絶縁層、上部電極層をこの順で積層した電子放出部を有し、さらに、前記上部電極層に接続された上部電極バスライン層とを備える薄膜型電子源及び薄膜型電子源マトリクスにおいて、前記電子放出部以外の部分で前記上部電極層が前記上部電極バスライン層を覆って前記上部電極バスライン層及び前記上部電極層の積層膜からなる上部電極バスラインを形成していることを特徴とする薄膜型電子源及び薄膜型電子源マトリクス。
IPC (2件)：
FI (2件)：
H01J 1/30 M
, H01J 9/02 M
