特許
J-GLOBAL ID：200903085181046180
情報処理装置の論理カード
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-128380
公開番号（公開出願番号）：特開平5-324950
出願日： 1992年05月21日
公開日（公表日）： 1993年12月10日
要約：
【要約】【構成】 論理カード内にエラー情報を記録しておく不揮発性メモリを設け、診断プロセッサからの指令によってこの不揮発性メモリに対するエラー情報の書込みや読出しを行うことができるようにする。【効果】 サービスプロセッサの故障またはサービスプロセッサと診断プロセッサとの間のインタフェース回路の故障があっても、エラー情報の採取が可能となる。また修理部門に対してエラー情報のリストまたはフレキシブルディスク媒体を送付する必要がなくなるため、エラー情報のリストまたはフレキシブルディスク媒体の送付忘れや紛失によって修理不能となるのを排除できる。更に、1回の障害で複数のエラーを検出し、複数の論理カードを同時に交換したとき、それらのエラー情報のリストまたはフレキシブルディスク媒体が一つとなり、修理部門に対して送付中に論理カードと別々になったり、他の論理カードと混り合って論理カードとエラー情報のリストまたはフレキシブルディスク媒体との対応がわからなくなる事態がなくなる。
請求項（抜粋）：
複数の論理回路と、前記複数の論理回路のそれぞれに対応して設けた複数のエラー検出回路と、外部からの指令によって前記論理回路の動作状態の一時停止および前記エラー検出回路のリセットと更新開始との制御を行うエラー制御回路とを備える情報処理装置の論理カードにおいて、前記エラー検出回路からのエラー検出信号を検出したときエラー情報を記憶する不揮発性メモリと、外部からの指令によって前記エラー情報を前記不揮発性メモリに書込むメモリ書込み制御回路と、外部からの指令によって前記不揮発性メモリから前記エラー情報を読出して外部に出力するメモリ読出し制御回路とを備えることを特徴とする情報処理装置の論理カード。
IPC (5件)：
G06K 19/07
, G06F 7/00
, G06F 11/34
, H03K 19/00
, G06F 11/22 360
G06K 19/00 N
, G06F 7/00 F
