特許

J-GLOBAL ID：200903085185520774

半導体装置

発明者： 浅井 昭喜 ,  鶴田 和弘
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-322823
公開番号（公開出願番号）：特開平7-176751
出願日： 1993年12月21日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】基板電位付与用の配線の段差切れが抑止可能なSOI構造の半導体装置を提供する。【作用及び発明の効果】両発明はSOI半導体装置であって、島状半導体領域3Aの底面は埋込絶縁体層2により、その側面は側壁分離絶縁領域10により絶縁分離されている。島状半導体領域3Aの表面に配設された配線7Aは層間絶縁膜6により島状半導体領域3Aから絶縁分離される。第1発明の半導体装置では、島状半導体領域3A及びその直下の埋込絶縁体層6に開口された外孔8に充填された層間絶縁膜6を開口して内孔9が形成され、基板電位付与用の配線7Aはこの内孔9を通じて基板1に接続される。第2発明の半導体装置では、側壁分離絶縁領域及びその直下の埋込絶縁体層に開口された外孔に充填された層間絶縁膜を開口して内孔が形成される。

請求項（抜粋）：

半導体基板上に埋込絶縁体層を挟んで配設されるとともに側面が側壁分離絶縁領域に接する複数の単結晶島状半導体領域と、前記島状半導体領域及び前記側壁分離絶縁領域上に配設された層間絶縁膜と、前記層間絶縁膜及び前記埋込絶縁体層に開口された接続孔と、前記層間絶縁膜上に配設されるとともに前記接続孔に充填される基板電位付与用の配線とを備える半導体装置において、前記接続孔は、前記島状半導体領域及びその直下の埋込絶縁体層に開口された外孔と、前記外孔に充填された前記層間絶縁膜に開口された内孔とからなり、前記基板電位付与用の配線は前記内孔を通じて前記基板に接続されることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 29/78 311 X ,  H01L 27/04 D