特許
J-GLOBAL ID：200903085190181066
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-190730
公開番号（公開出願番号）：特開平10-041459
出願日： 1996年07月19日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 複数のICチップが実装される半導体装置において、正常なICチップを損傷せずに不良ICチップを交換できる構造の半導体装置を提供する。【解決手段】 パッケージ基板10の裏面に設けられた凹部12の底部12Aに、半田バンプ23でICチップ20をフェースダウン状態で接続する。ICチップ20の裏面に高融点の接着剤24でキャップ状の放熱板30を接着する。更に放熱板30の頂部31の外面に低融点の接着剤33でICチップ40をフェースアップ状態に接着する。ICチップ40を交換するときは、接着剤33を溶融して取り外す。ICチップ20を交換するときは、ICチップ40を取り外した後、更に、接着剤24を溶融して放熱板30を取り外す。ICチップ40の回路面は損傷を受けず、再使用可能である。
請求項（抜粋）：
表面に素子搭載領域を有し、該素子搭載領域内に複数の第1のパッドが形成され、かつ該素子搭載領域外に配置されて該第1のパッドと電気的に接続された複数の第2のパッドが形成された絶縁性のパッケージ基板と、半導体基板の表面及び裏面の内、該表面に集積回路の回路面が形成され、かつ該回路面が前記第1のパッドに接続された第1の集積回路チップと、前記第1の集積回路チップの裏面を覆う大きさの板状の第1の素子接着領域、及び該第1の素子接着領域の裏面に位置する第2の素子接着領域を有し、該第1の素子接着領域は前記第1の集積回路チップの裏面に第1の接着剤で接着され、かつ該第1の素子接着領域の外側が前記パッケージ基板に固着された放熱板と、半導体基板の表面及び裏面の内、該表面に集積回路の回路面が形成され、該裏面が前記放熱板の第2の素子接着領域に、前記第1の接着剤と異なる融点の第2の接着剤で接着され、かつ該回路面が前記第2のパッドに電気的に接続された第2の集積回路チップとを、備えたことを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
