特許
J-GLOBAL ID：200903085216542933
D/A変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-372203
公開番号（公開出願番号）：特開2001-189658
出願日： 1999年12月28日
公開日（公表日）： 2001年07月10日
要約：
【要約】【課題】ディジタル入力(分解能)8〜16ビット程度の容量形D/A変換回路の全容量値を最小としてD/A変換回路を実現するICチップ面積、従ってコストを大幅に削減する。【解決手段】アナログスイッチS〔S1(MSB)〜S12(LSB)〕はそれぞれ12ビットディジタル入力の各ビットに対応し、当該ビットが“1”か“0”かに応じて、それぞれ基準電圧源Vrefかグランドに切替えられる。Voutはアナログ出力端子である。容量列1は11 〜16 の6段、つまり(ディジタル入力ビット数)/2の個数で、結合容量2は21 〜25 の5つで構成される。そして各容量列1は容量値Cと2Cの2つの容量で、結合容量2は容量値4C/3の容量で構成される。
請求項（抜粋）：
複数桁のディジタル入力の、桁順に並ぶ2桁のビットごとに設けられ、該2桁の各ビットに1対1に対応する容量を持ち、該容量のうち上位桁側の容量の値が下位桁側の容量の値(以下基準容量値という)の2倍であるような容量列を3段以上備えると共に、該容量列の全段の各容量の一端を、当該の容量に対応するディジタル入力が“1”であるか“0”であるかに応じて、それぞれ基準電圧源か接地点に接続するアナログスイッチ群と、前記容量列1段ごとの各容量の他端を一括してなる接続点を、桁順で隣接する容量列の段間ごとに結合する、基準容量値の(4/3)倍の容量値を持つ結合容量と、前記容量列のうち、ディジタル入力の最下位ビットに対応する容量を持つ容量列の各容量の前記他端を一括してなる接続点と接地点間に設けられ、基準容量値と等しい容量値を持つ終端容量とを備え、前記容量列のうち、ディジタル入力の最上位ビットに対応する容量を持つ容量列の各容量の前記他端を一括してなる接続点をアナログ出力端子とすることを特徴とするD/A変換回路。
Fターム (5件)：
5J022AB04
, 5J022AB09
, 5J022BA06
, 5J022CB01
, 5J022CF07
