特許

J-GLOBAL ID：200903085242463324

異なったサイクルで異なる速度のメモリデバイスにアクセスできるメモリ制御器

発明者： ジェフリー・シー・スティーヴンズ ,  ジョン・イー・ラーソン ,  ゲアリ・ダブリュー・トム ,  マイケル・ジェイ・コリンズ ,  マイケル・モライアティ
出願人/特許権者： コンパック・コンピュータ・コーポレイション
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-293749
公開番号（公開出願番号）：特開平8-227377
出願日： 1995年10月16日
公開日（公表日）： 1996年09月03日
要約：

【要約】 (修正有)【課題】 異なったサイクルで異なる速度のメモリデバイスを操作する。【解決手段】 アドレス及びサイクルタイミング情報を受信し、DRAMのどのバンクがアクセスされるべきであるかを決定する手段、各バンク毎にDRAM形式を指示する手段、各DRAM形式毎にDRAMサイクルの部分のための複数のDRAMタイミングパラメータを記憶する手段、並びに決定されたバンク毎にDRAM形式指示及びバンク決定に基づいて受信されたアドレスに適用できる複数のDRAMタイミングパラメータを決定する手段を備え、決定した複数のDRAMタイミングパラメータを受信し、決定したバンク及びアドレスがその特定のバンク用の決定された複数のDRAMタイミングパラメータに従ってDRAMに列及びカラムアドレス及びアドレスストローブを供給する。

請求項（抜粋）：

バンクに配置された複数のDRAMと使用されるDRAM制御器であって、このDRAM制御器は、バスからアドレス及びサイクルタイミング情報を受信し、DRAMのどのバンクが受信されたアドレスのためにアクセスされるべきであるかを決定する手段と、各バンク毎にDRAM形式を指示する手段と、各DRAM形式毎にDRAMサイクルの部分のための複数のDRAMタイミングパラメータを記憶する手段と、決定されたバンク毎にDRAM形式指示及びバンク決定に基づいて前記受信されたアドレスに適用できる複数のDRAMタイミングパラメータを決定する手段と、決定した複数のDRAMタイミングパラメータを受信し、決定したバンク及びアドレスがその特定のバンク用の決定された複数のDRAMタイミングパラメータに従ってDRAMに列及びカラムアドレス及びアドレスストローブを供給する手段とを備えたDRAM制御器。

IPC (2件)：

G06F 12/06 515 ,  G06F 12/06 522

FI (2件)：

G06F 12/06 515 H ,  G06F 12/06 522 A

引用特許：

審査官引用 (5件)

• 特開平4-230544
  
• メモリ制御装置
  公報種別：公開公報   出願番号：特願平5-020706   出願人：日本電気株式会社
• 特開昭64-062741
  
• 特開平4-230544
  
• 特開昭64-062741