特許
J-GLOBAL ID：200903085245535016
メモリをアクセスする方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-162003
公開番号（公開出願番号）：特開平10-083343
出願日： 1997年06月04日
公開日（公表日）： 1998年03月31日
要約：
【要約】【課題】 データ処理システムにおけるチップ選択タイミングの柔軟性を増大し広い範囲の周辺装置のための効率的なシステム設計を可能にする。【解決手段】 データ処理システム20は高性能チップ選択(HPCE)信号を有し、該信号はアクセスデューティサイクルに基づき所定の数のバスサイクルの間肯定状態に留まるよう機能的にプログラム可能である。オプションレジスタ52のビットはユーザが肯定を常に、決して、あるいは最後の有効なアドレス整合の後のある数のサイクルの間維持するようHPCEをプログラムできるようにし、これはユーザが高速アクセスと低電力消費との間のトレードオフを決定できるようにする。データ処理システム20はまた処理の終了の1バスサイクル前にプログラム可能なチップ選択信号の否定を提供し、外部装置に次のバスサイクルの開始の前に現在のバスサイクルからの切り離しのための付加的な時間を与える。
請求項（抜粋）：
メモリ(26,28)をアクセスする方法であって、メモリアクセスの開始を検出する段階、前記メモリアクセスが所定の領域に対するものであるか否かを予測する段階、もし前記メモリアクセスが前記所定の領域に対するものであると予測された場合に第1のチップ選択信号を推論的に活性化する段階、そして前記メモリアクセスが実際に前記所定の領域に対するものであるか否かを決定するために前記メモリアクセスのアドレスを調べる段階、前記調べる段階に基づき前記メモリアクセスが前記所定の領域に対するものであることが判定された場合に第2のチップ選択信号を活性化することにより前記メモリアクセスを完了させる段階、そして前記メモリアクセスが前記所定の領域以外の第2の領域に対するものであることが判定された場合に、前記第2のチップ選択信号を不活性に保つことにより前記所定の領域への前記メモリアクセスを終了させる段階、を具備することを特徴とするメモリ(26,28)をアクセスする方法。
引用特許：
前のページに戻る
