半導体集積回路及びチップ間記憶部同期化方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (1件)：松本眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344093
公開番号（公開出願番号）：特開2001-160001
出願日： 1999年12月03日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】チップ間でデータを転送して両チップで対応する処理を行うのをより高速化する。【解決手段】CPUチップモジュール10は、所定アドレス範囲のアドレスで指定されてアクセスされる表示データRAM21と、RAM21とバス27で接続されバス27を介しRAM21をアクセスするCPU24と、バス27に接続されバス27上の信号に基づき指定アドレスが該所定アドレス範囲内であると判定し且つ該アクセスが書き込みであると判定した場合には、該指定アドレスを修飾したアドレス及びバス27上のデータを外部へ出力するデータ転送インタフェース23とを有する。周辺チップモジュール30は、所定アドレス範囲のアドレスで指定されてアクセスされる表示データRAM31と、RAM31とバス37で接続され外部から転送されてきたアドレスでRAM31をアドレス指定してRAM31をアクセスするデータ転送インタフェース33とを有する。

請求項（抜粋）：

所定アドレス範囲のアドレスで指定されてアクセスされる記憶部と、該記憶部とバスで接続され、該バスを介し該記憶部をアクセスするバスマスタと、該バスに接続され、該バス上の信号に基づき、指定アドレスが該所定アドレス範囲内であると判定し且つ該アクセスが書き込みであると判定した場合には、該指定アドレス若しくはこれを修飾したアドレス及び該バス上のデータを外部へ出力するデータ転送インタフェースと、を有することを特徴とする半導体集積回路。

IPC (3件)：

G06F 12/06 530 , G06F 13/38 350 , G06F 15/177 676

FI (3件)：

G06F 12/06 530 C , G06F 13/38 350 , G06F 15/177 676 A

Fターム (9件)：

5B045BB02 , 5B045BB29 , 5B045DD03 , 5B045DD06 , 5B045KK07 , 5B060CA17 , 5B060KA03 , 5B060MB09 , 5B077NN02

前のページに戻る