特許
J-GLOBAL ID:200903085288600857

AD変換器及びデータ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2008-135313
公開番号(公開出願番号):特開2009-284302
出願日: 2008年05月23日
公開日(公表日): 2009年12月03日
要約:
【課題】AD変換が正しく行われているか否かの判別を可能とする。【解決手段】AD変換器(15)は、入力回路(40)、演算回路(30)、バスインタフェース(307)を含む。上記入力回路には、上記アナログ信号の入力有無にかかわらず、上記サンプルホールド回路のアナログ信号入力側をプルダウン可能なプルダウン回路(402)を設ける。上記演算回路には、定期的に入力されたアナログ基準電圧についての変換結果を、上記サンプルホールド回路を介して入力された上記アナログ信号の変換結果とは別に保持可能な基準電圧変換結果保持用レジスタ(ADRD)を設ける。さらに上記演算回路には、上記バスインタフェースを含む信号伝達系の動作チェックのためのデータを、上記バスインタフェースを介して書き込み及び読み出し可能なチェック用レジスタ(306)を設ける。それにより、AD変換器の外部や内部の正常性の確認を可能とする。【選択図】図1
請求項(抜粋):
アナログ信号を取り込むための入力回路と、 アナログ信号を保持するためのサンプルホールド回路と、 上記入力回路を介して取り込まれたアナログ信号をディジタル信号に変換可能な演算回路と、 上記演算回路による変換結果を外部バスに出力可能なバスインタフェースと、を含むAD変換器であって、 上記入力回路は、上記アナログ信号の入力有無にかかわらず、上記サンプルホールド回路のアナログ信号入力側をプルダウンするためのプルダウン回路、を含み、 上記演算回路は、定期的に入力されたアナログ基準電圧についての変換結果を、上記プルダウン回路を介して入力された上記アナログ信号の変換結果とは別に保持可能な基準電圧変換結果保持用レジスタと、 上記バスインタフェースを含む信号伝達系の動作チェックのためのデータを、上記バスインタフェースを介して書き込み及び読み出し可能なチェック用レジスタと、を含むことを特徴とするAD変換器。
IPC (2件):
H03M 1/10 ,  G01R 31/316
FI (2件):
H03M1/10 C ,  G01R31/28 C
Fターム (13件):
2G132AA03 ,  2G132AA11 ,  2G132AB01 ,  2G132AK07 ,  2G132AL11 ,  5J022AA01 ,  5J022AC04 ,  5J022CA10 ,  5J022CB01 ,  5J022CD04 ,  5J022CE08 ,  5J022CF08 ,  5J022CG01
引用特許:
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る