特許
J-GLOBAL ID：200903085295795884
組み込み型自己テスト論理回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-044804
公開番号（公開出願番号）：特開平8-220192
出願日： 1995年02月09日
公開日（公表日）： 1996年08月30日
要約：
【要約】【目的】 複数のLSIを搭載しBIST制御を行なう基板において、故障の発生したLSIを特定可能とし、故障が発生した個所を指摘可能とする。【構成】 各検査対象LSI102〜105内の各FF152は、固有のスキャンアドレスが割り当てられスキャン可能なFFであり、検査制御LSI101の制御の下にランダムアクセススキャンコントロール回路151により、データの読み出し、書き込みが行なわれる。検査制御LSIは、スキャン制御部とBIST(組み込み型自己テスト)制御部を備え、BIST制御部は、疑似乱数発生器128と、アドレスインクリメンタ121と、検査対象LSI数の単一入力線形フィードバックレジスタ(SISR)からなる符号圧縮器118を備え、スキャンイン時、各フリップフロップに疑似乱数を順次書き込み、スキャンアウト時、各フリップフロップ内のデータを読み出し、前記符号圧縮器の対応する各SISRに入力する。
請求項（抜粋）：
夫々が固有の検査LSIアドレスを割り当てられた複数の検査対象LSIと1つの検査制御LSIを備える組み込み型自己テスト論理回路であって、前記各検査対象LSIは、固有のスキャンアドレスが割り当てられスキャン可能なフリップフロップであり、入出力ピンと内在するRAMの入出力ピン全てに付加されたフリップフロップおよび内在するフリップフロップと、デコーダを有し、与えられたスキャンアドレスによりフリップフロップを選択し、選択されたフリップフロップの読み出しまたは書き込みを行ない、前記検査制御LSIは、スキャン制御部とBIST(組み込み型自己テスト)制御部と該両制御部をスキャン/BISTモード切替信号により選択するセレクタを備え、前記スキャン制御部は、外部より与えられるスキャンアドレスと検査対象LSIアドレスにより検査対象LSIの任意のフリップフロップを指定し、外部から与えられるスキャンインデータを書き込むスキャンインまたは指定されたフリップフロップ内のデータを読み出すスキャンアウトを行ない、前記BIST制御部は、テストパターン用疑似乱数を発生する疑似乱数発生器と、テスト用クロックに従い順次スキャンアドレスを出力するアドレスインクリメンタと、検査対象LSI数の単一入力線形フィードバックレジスタ(SISR)からなる符号圧縮器を備え、スキャンイン時、スキャンアドレスで指定される各検査対象LSIのフリップフロップに前記疑似乱数を順次書き込み、スキャンアウト時、スキャンアドレスで指定される各検査対象LSIのフリップフロップ内のデータを読み出し、前記符号圧縮器の対応する各SISRに入力することを特徴とする組み込み型自己テスト論理回路。
IPC (3件)：
G01R 31/28
, G01R 31/317
, G06F 11/22 360
G01R 31/28 G
, G06F 11/22 360 A
, G01R 31/28 A
, G01R 31/28 Y
