特許

J-GLOBAL ID：200903085304955067

ディスプレイ装置の中間調表示回路

発明者： 中島 正道 ,  小林 正幸 ,  小坂井 朝郎 ,  小野寺 純一 ,  傳田 勇人
出願人/特許権者： 株式会社富士通ゼネラル
代理人 (1件)： 古澤 俊明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-028914
公開番号（公開出願番号）：特開平7-219493
出願日： 1994年02月01日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】 ディスプレイ装置のビット数が入力信号のビット数に満たないとき、擬似中間調表示を2ビット以上の輝度階調をもつ装置に対応させ、不足分の階調を補うようにした回路を、小規模の回路で達成しようとするものである。【構成】 入力信号の下位ビットにつき擬似中間調処理をして1ビットの擬似中間調出力をし、この出力と入力信号の上位ビットとを加算し、ある階調とその1つ上の階調間で不足分の階調を擬似中間調として作り出し、ディスプレイ装置に加えることで、2ビット以上の階調をもつディスプレイ装置に擬似中間調処理が対応したこととなる。これによって、ディスプレイ装置の各階調間の不足分の階調を補い、滑らかな画面となる。さらに、加算回路51を付加するだけであるから、回路構成も簡単である。

請求項（抜粋）：

表示画面をM×N画素単位で区分した小面積ブロック内で点灯するドット数を変えて記憶したパターンの中から、量子化されて入力した輝度信号レベルに対応したパターンを選択出力することにより、原信号より少ない輝度階調数を擬似中間調表示により補って滑らかな画像を再現するようにしたディスプレイ装置において、入力信号の下位ビットにつき擬似中間調処理をして低ビットの出力をする擬似中間調処理回路52と、前記ディスプレイ装置のビット数と同数の入力信号の上位ビットと、前記擬似中間調処理回路52の擬似中間調処理をした低ビット出力とを加算する加算回路51とを具備してなることを特徴とするディスプレイ装置の中間調表示回路。

IPC (4件)：

G09G 5/00 520 ,  G06T 5/00 ,  G09G 3/20 ,  G09G 3/28

引用特許：

審査官引用 (3件)

• 特開平2-085974
  
• 階調表示方式
  公報種別：公開公報   出願番号：特願平4-332481   出願人：沖電気工業株式会社
• 表示映像の処理方法およびその装置
  公報種別：公開公報   出願番号：特願平5-288763   出願人：株式会社富士通ゼネラル