特許
J-GLOBAL ID：200903085339471550
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-109267
公開番号（公開出願番号）：特開平6-326302
出願日： 1993年05月11日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 多結晶シリコン膜、ゲート酸化膜および層間絶縁膜となるTEOSによる圧縮応力を緩和するとともに、多結晶シリコン膜のエッチングにおける下地酸化膜に対する選択比を向上させる。【構成】 多結晶シリコン膜4などの圧縮応力を緩和するために、多結晶シリコン膜4からなるゲート電極上に引張応力を持つシリコン窒化膜7を被着する。また、下地酸化膜に対する選択比を向上させるために、シリコン窒化膜7をマスクとして多結晶シリコン膜4をドライエッチングする。
請求項（抜粋）：
シリコン基板上に形成した絶縁膜と、この絶縁膜上に形成した電極用の多結晶シリコン膜と、この多結晶シリコン膜上に形成したシリコン窒化膜とを備えた半導体装置。
IPC (3件)：
H01L 29/784
, H01L 21/283
, H01L 21/318
