特許
J-GLOBAL ID：200903085340657030

プロセッサおよびメモリアクセス方法

発明者：
宇都 裕士

宇都 裕士 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-193628
公開番号（公開出願番号）：特開平11-039278
出願日： 1997年07月18日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 プロセッサコアの処理を妨げることのない外部とのデータ入出力処理を実現する。【解決手段】 外部とのデータ入出力を実行するデータメモリ100に外部データ入出力用のアドレス発生器202を設け、データメモリ100の入出力部分にはアクセスを調停する調停回路204を設置する。アドレス発生器202は制御を外部端子によって行える構成をとることによって、データ入出力と並列にプロセッサコア200の処理を行うことが可能となる。
請求項（抜粋）：
半導体集積回路で一体形成されるプロセッサであって、第1のアドレスを出力するとともにデータの書き込みまたは読み出しを指示する第1の書き込み/読み出し制御信号を出力するプロセッサコアと、外部よりデータを入出力するための第1の端子と、外部よりデータの書き込みまたは読み出しを指示する第2の読み出し/書き込み制御信号を入力するための第2の端子と、第2のアドレスを出力し、前記第2の読み出し/書き込み制御信号がアクティブとなったときに前記第2のアドレスを更新するアドレス生成手段と、前記第1の書き込み/読み出し制御信号がアクティブとなったときに前記プロセッサコアから与えられる前記第1のアドレスを入力として前記プロセッサコアとの間でデータの受け渡しを行い、前記第2の書き込み/読み出し制御信号がアクティブとなったときに前記アドレス生成手段から与えられる前記第2のアドレスを入力として前記第1の端子との間でデータの受け渡しを行うデータメモリとを備えたプロセッサ。
IPC (2件)：
G06F 15/78 510 ,  G06F 15/78
FI (2件)：
G06F 15/78 510 C ,  G06F 15/78 510 D
引用特許：
出願人引用 (3件)
  • マイクロコンピユータ
    公報種別：公開公報   出願番号：特願平3-248686   出願人：日本電気アイシーマイコンシステム株式会社
  • 特開昭63-300351
  • 特開昭57-121751
審査官引用 (3件)
  • マイクロコンピユータ
    公報種別：公開公報   出願番号：特願平3-248686   出願人：日本電気アイシーマイコンシステム株式会社
  • 特開昭63-300351
  • 特開昭63-300351

前のページに戻る

TOP

BOTTOM