特許
J-GLOBAL ID:200903085353226020
半導体センサの製造方法
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平9-302648
公開番号(公開出願番号):特開平11-145485
出願日: 1997年11月05日
公開日(公表日): 1999年05月28日
要約:
【要約】【課題】犠牲層エッチングを先行させて、容易かつ簡単な工程で製造することができ、歩留まりが高く、品質および特性の優れた半導体センサの製造方法を提供する。【解決手段】SOI基板11の上層シリコン基板1cにエッチング用の貫通孔2aを形成する。そして、この貫通孔2aを介して犠牲層エッチングを行って振動部2fの下部に自由振動空間の一部となる空間9aを形成する。この振動部2fをレジストの支柱8により支え、その後センサ構造部材を上層シリコン基板1cを加工して形成する。このレジストの支柱8は、その後取り除かれる。
請求項(抜粋):
上層シリコン基板、中層絶縁膜および下層シリコン基板の3層構造よりなる半導体基板の前記上層シリコン基板に振動部などのセンサ構造部材を形成し、前記中層絶縁膜の一部を犠牲層として、この犠牲層をエッチングして除去することにより前記振動部の下部に自由振動空間を形成する半導体センサの製造方法において、前記上層シリコン基板に前記犠牲層をエッチングするための複数個の貫通孔を形成し、前記貫通孔を通して前記犠牲層を一部分エッチング除去して前記自由振動空間の一部となる空間を形成し、前記貫通孔を通して該貫通孔の部分に前記上層シリコン基板を支えるフォトレジストからなる支柱を形成し、前記センサ構造部材の平面形状に形成されたフォトレジストマスクを用いて、前記上層シリコン基板をエッチングすることにより前記センサ構造部材を形成し、この後、再度犠牲層をエッチングして前記自由振動空間を形成すると共に、前記フォトレジストマスクおよび前記支柱をドライエッチングして除去する半導体センサの製造方法。
IPC (4件):
H01L 29/84
, G01L 1/18
, G01L 9/04 101
, G01P 15/12
FI (4件):
H01L 29/84 Z
, G01L 1/18
, G01L 9/04 101
, G01P 15/12
前のページに戻る