特許

J-GLOBAL ID：200903085370884839

静電放電回路

発明者： タイラー・エイ・ロウリー ,  ランダル・ダブリュー・チャンス
出願人/特許権者： マイクロン・テクノロジー・インコーポレイテッド
代理人 (1件)： 田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-024280
公開番号（公開出願番号）：特開平5-183109
出願日： 1992年01月16日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 本発明は半導体集積回路を静電放電から保護することを目的とする。【構成】 本発明においては、静電放電によって生ずるサージ電圧を分岐するため、集積回路の入力パッド(21)にバイポーラトランジスタ(35)とバイポーラダイオード(36)を接続する。これは、最小の損傷ですむような均一な電流分布で、損傷を受けやすい領域から過剰な電流を分流させる、コレクタからベースへの最適な逆バイアス降伏電圧を有するダイオードクランプとバイポーラ回路(25)を利用するものである。電源電圧VSSに正電圧としてかかる静電放電に対するイミュニティを改善するため、ダイオードと、コレクタ/ベースダイオードとして働くトランジスタの逆バイアス降伏電圧をそれぞれ(38,39)の領域で低減させる。この回路は、最も標準的なCMOS製造工程において、他に工程を付け加えなくても静電放電保護を達成する簡単で低コストの技術を提供する。

請求項（抜粋）：

内部回路(27)が、その一部を構成する母線を介してダイ接合部位(21)と参照電位を有する給電節点を通じて外部回路に接続し、前記ダイ接合部位(21)は静電放電から保護されながら内部回路(27)に接続する半導体集積回路装置であって、a)コレクタ、エミッタおよびベースが接合し、かつコレクタは前記母線に接続し、他方エミッタとベースは前記参照電位を有する給電節点に接続したバイポーラトランジスタ(35)と、b)前記母線と制御電位に接続したバイポーラダイオード(36)を備え、c)前記トランジスタとダイオードの少なくとも一方が局部的に低減された内部降伏電圧を有し、d)前記トランジスタとダイオードはp+/n接合領域への伝導イオン(38,39)の注入によって低減された逆バイアス降伏電圧を有し、e)前記母線は前記ダイ接合部位と内部回路との間に連続した抵抗(31,32)を備えることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/04 ,  G06F 15/78 510 ,  H01L 27/06 ,  H01L 29/784

FI (2件)：

H01L 27/06 311 C ,  H01L 29/78 301 K