特許
J-GLOBAL ID：200903085382023731
メモリ制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-033341
公開番号（公開出願番号）：特開平6-250866
出願日： 1993年02月23日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】電源投入時やリセット時における装置の自己診断において発生したメモリエラーに対して、自動的にメモリエラーを解除する初期化を行う。【構成】自動初期化スイッチにより処理装置に対してパリティエラー発生時にパリティビット付RAMを自動的に初期化する要求信号を出力する電源バックアップされた自動初期化信号出力回路を設け、電源投入時のパリティチェックによりパリティエラーが発生したときに、自動初期化信号出力回路からパリティビット付RAMを自動的に初期化する要求信号が出力されていたときには、自動的にパリティビット付RAMを初期化して改めてパリティチェックビットを生成して記憶し、再びパリティチェックを行い、このパリティチェックでパリティエラーが発生していなければ通常のプログラム処理を行うもの。
請求項（抜粋）：
情報処理装置の電源投入時又はリセット時に、前記情報処理装置に設けられたメモリの全体又は分割された複数の領域毎に、予め設定された点検用データに基づいて前回までの記憶内容が正確に記憶保持されているか否かの点検を行う点検手段と、自動的に初期化するか否かの設定を行う設定手段と、前記点検手段により前記メモリに前記記憶内容が正確に記憶保持されていないと確認されたときに、前記設定手段により自動初期化が設定されている場合には、前記メモリの全体又は該当する領域に対する前記点検用データを再設定するための初期化を行う初期化手段とを設けたことを特徴とするメモリ制御装置。
IPC (3件)：
G06F 11/14 310
, G06F 11/10 320
, G06F 12/16 340
