特許
J-GLOBAL ID：200903085396866456
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平9-156654
公開番号（公開出願番号）：特開平11-008317
出願日： 1997年06月13日
公開日（公表日）： 1999年01月12日
要約：
【要約】【課題】 CMOSトランジスタにおけるnチャネルMOSトランジスタのしきい値電圧および電流駆動能力の変動を抑制することができるとともに、pチャネルMOSトランジスタの電流駆動能力を向上させることができる半導体装置およびその製造方法を提供する【解決手段】 CMOSLSIにおいて、nチャネルMOSトランジスタのゲート絶縁膜5およびpチャネルMOSトランジスタのゲート絶縁膜10を窒化酸化Si膜から構成する。ゲート絶縁膜5は、Si基板1とゲート絶縁膜5との界面の近傍に窒素濃度の分布のピークを有する。ゲート絶縁膜10は、ゲート絶縁膜10とゲート電極11との界面の近傍における窒素濃度をSi基板1とゲート絶縁膜10との界面の近傍における窒素濃度よりも高くする。ゲート絶縁膜10は、Si基板1の表面を窒化した後に酸化して形成する。ゲート絶縁膜5は、N2 Oガス雰囲気中でSi基板1の熱処理を行って形成する。
請求項（抜粋）：
半導体基板上にnチャネルMISトランジスタとpチャネルMISトランジスタとを有する半導体装置において、上記nチャネルMISトランジスタのゲート絶縁膜および上記pチャネルMISトランジスタのゲート絶縁膜が窒化酸化膜からなり、上記nチャネルMISトランジスタの上記ゲート絶縁膜は、上記半導体基板と上記ゲート絶縁膜との界面の近傍に窒素濃度の分布のピークを有し、かつ、上記pチャネルMISトランジスタの上記ゲート絶縁膜は、上記ゲート絶縁膜とゲート電極との界面の近傍における窒素濃度が上記半導体基板と上記ゲート絶縁膜との界面の近傍における窒素濃度よりも高いことを特徴とする半導体装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
