特許
J-GLOBAL ID：200903085401541226
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-184085
公開番号（公開出願番号）：特開平9-036388
出願日： 1995年07月20日
公開日（公表日）： 1997年02月07日
要約：
【要約】【課題】 ターンオフ時の破壊を抑制する。【解決手段】 カソード電極6は、半導体基板10の下主面全体に接続されるのではなく、アノード電極5に略対向する領域に選択的に接続される。このため、順方向電圧が印加されたときに、半導体基板10内に発生する電場は、おおよそP型拡散層2の直下の領域に限って分布し、その外側に位置する周辺領域へはほとんど広がらない。その結果、P型拡散層2およびN+層4からN-層1へと注入されるキャリアは周辺領域へはほとんど広がらず、蓄積キャリアはおおよそP型拡散層2の直下の領域に限って蓄積される。このため、P型拡散層2の辺縁部におけるターンオフ時の逆方向電流の集中が緩和される。その結果、逆方向電流の集中による破壊が防止ないし抑制される。
請求項（抜粋）：
二つの主面を有する半導体基体の一方主面に第1導電形式の第1半導体層が露出しており、当該第1半導体層の露出面の一部領域に第2導電形式の第2半導体層が選択的に形成されており、当該第2半導体層の露出面には第1主電極が接続され、前記半導体基体の他方主面に第2主電極が接続されている半導体装置において、前記第2主電極が前記他方主面の一部領域に選択的に接続されていることを特徴とする半導体装置。
FI (2件)：
H01L 29/91 D
, H01L 29/91 J
