特許

J-GLOBAL ID：200903085406339077

集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法

発明者： 鍾 維民
出願人/特許権者： 旺宏電子股▲分▼有限公司
代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2004-195594
公開番号（公開出願番号）：特開2006-019496
出願日： 2004年07月01日
公開日（公表日）： 2006年01月19日
要約：

【課題】 集積回路においてフォトリソグラフィ解像力を超える最小ピッチを画定する方法を提供する。【解決手段】 最小ピッチで画定されるターゲット層14を形成する段階と、ターゲット層14上にピッチを含むパターン層を形成する段階と、パターン層上に第1の側壁スペーサを形成する段階と、ターゲット層14をエッチングして、第1のトレンチ24を形成する段階と、第1のトレンチ24に絶縁体を充填する段階と、パターン層を除去する段階と、第1の側壁スペーサ上に第2の側壁スペーサを形成する段階と、ターゲット層14をエッチングして、第2のトレンチ34を形成する段階と、絶縁体、第1の側壁スペーサおよび第2の側壁スペーサを除去する段階とを含む。したがって、最小ポリシリコンピッチが拡大され、初期最小ポリシリコンピッチを縮小できる。【選択図】 図1H

請求項（抜粋）：

集積回路においてフォトリソグラフィ解像力を超える最小ピッチを画定する方法であって、 前記最小ピッチで画定されるターゲット層を形成する段階と、 前記ターゲット層上にピッチを含むパターン層を形成する段階と、 前記パターン層上に第1の側壁スペーサを形成する段階と、 前記ターゲット層をエッチングして、第1のトレンチを形成する段階と、 前記第1のトレンチに絶縁体を充填する段階と、 前記パターン層を除去する段階と、 前記第1の側壁スペーサ上に第2の側壁スペーサを形成する段階と、 前記ターゲット層をエッチングして、第2のトレンチを形成する段階と、 前記絶縁体、第1の側壁スペーサおよび第2の側壁スペーサを除去する段階と、 を含むことを特徴とする集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法。

IPC (3件)：

H01L 21/027 ,  G03F 7/20 ,  G03F 7/40

FI (5件)：

H01L21/30 502C ,  G03F7/20 501 ,  G03F7/40 511 ,  G03F7/40 521 ,  H01L21/30 570

Fターム (10件)：

2H096AA25 ,  2H096HA05 ,  2H096HA23 ,  2H096JA04 ,  2H097AA11 ,  2H097GB01 ,  2H097LA10 ,  5F046AA13 ,  5F046BA03 ,  5F046LA18

引用特許：

出願人引用 (2件)

• 米国特許第5,618,383号
  
• 米国特許第5,328,810号