特許
J-GLOBAL ID：200903085408609683
フェイルセーフ制御装置及び列車制御装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-092186
公開番号（公開出願番号）：特開平7-295844
出願日： 1994年04月28日
公開日（公表日）： 1995年11月10日
要約：
【要約】【目的】 演算過程そのものの正当性を保証し、かつ、実時間制御におけるフェイルセーフ性を保証すること。【構成】 バス照合型の処理装置1の後段に、出力照合型の処理装置2を設ける。必要な処理のうち、時間依存性を持つ実時間データの入出力及び処理は出力照合型の処理装置2により行わせ、時間依存性を持たないデータの入出力及び処理はバス照合型の処理装置1に行わせる。これらの処理装置1、2お互いに必要な情報を交換しつつ、それぞれ分担した処理を行う。【効果】 実時間制御に関連した入出力及び処理を出力照合型の処理装置で行い、時間依存性のない情報の処理をバス照合型の処理装置で行い、さらに、両装置間で必要な情報を交換し合うことにより、実時間制御に関連した処理のフェイルセーフ性を確保し、正確な処理を保証することができ、装置全体としての処理の正当性とフェイルセーフ性とを確保できる。
請求項（抜粋）：
複数個のマイクロコンピュータを用い、その出力を比較して処理結果の相違を検出することにより処理の誤り、及び、自装置の故障を検出し、制御対象を制御するフェイルセーフ制御装置において、複数のマイクロコンピュータの処理結果をバス上で比較することにより誤りを検出する第1の処理装置と、複数のマイクロコンピュータの外部への出力を比較することにより誤りを検出する第2の処理装置とを備え、前記第1の処理装置は、時間依存性を持たないデータの処理を行い、前記第2の処理装置は、時間依存性を持つデータの処理を行うことを特徴とするフェイルセーフ制御装置。
IPC (2件)：
G06F 11/00 350
, B61L 27/00
