特許
J-GLOBAL ID：200903085418725290
同期データ・インターフエース回路
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平3-153607
公開番号（公開出願番号）：特開平5-007230
出願日： 1991年06月26日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】 規模の縮小および消費電力の低減を計る。【構成】 クロック振幅検出回路11は、ケーブル5を通じて伝送されてきたビットクロック信号の振幅を測定し、測定した振幅値を表す信号を等化回路7,8,12に出力する。各等化回路7,8,12はそれぞれ同一長・同一材質のケーブル3〜5を通じて伝送されてきたNRZデータ信号、フレーム信号、ならびにビットクロック信号を受け取り、それぞれ等化量を設定して各信号の振幅歪みを補償する。その際、等化量はクロック振幅検出回路11からの上記信号にもとづいて設定し、信号が表す振幅値が小さい場合には等化量を大きく、一方、振幅値が大きい場合には等化量を小さく設定する。各識別回路9,10,13はそれぞれ等化回路7,8,12からの振幅補償後の信号を受け取り、元の信号を再生してそれぞれ端子17〜19に出力する。
請求項（抜粋）：
1つまたは複数の同期NRZデータ信号、ビットクロック信号、ならびにフレーム同期信号を、各信号ごとに設けられたケーブルを通じて受信する同期データ・インターフェース回路において、前記ケーブルを通じて入力された前記ビットクロック信号の振幅を検出する振幅検出回路と、前記信号のそれぞれに対して設けられ、前記ケーブルより受け取った前記信号の振幅歪みを前記振幅検出回路による検出結果にもとづいて補償する等化回路とを備えたことを特徴とする同期データ・インターフェース回路。
IPC (3件)：
H04L 29/08
, H04B 3/10
, H04L 7/04
