特許

J-GLOBAL ID：200903085436281936

評価用チップおよびエミュレーション方法

発明者： 氏井 呂圭 ,  青砥 義一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-283238
公開番号（公開出願番号）：特開平7-141218
出願日： 1993年11月12日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 デバッグやシステム開発の効率を向上させることが可能な評価用チップを提供する。【構成】 CPU内部に、ALUおよび複数の汎用レジスタR0〜Rnとこれらを接続する内部バスBUS-A〜内部バスBUS-C、さらには汎用レジスタR0〜Rnの各々に対するALUからのデータ書込み動作を制御するレジスタ制御信号線14aが設けられ、ALUによる処理結果は、汎用レジスタ制御信号14bに基づいて、内部バスBUS-Cを介して任意の汎用レジスタR0〜Rnに格納される評価用チップにおいて、内部バスBUS-Cは、汎用レジスタデータ端子15に接続され、レジスタ制御信号線14aは、汎用レジスタ制御信号端子14に接続され、評価用チップの外部から、任意の汎用レジスタR0〜Rnのデータを参照可能にしたものである。

請求項（抜粋）：

少なくともALUおよび当該ALUによってアクセスされる複数の内部レジスタを含む演算ユニットを備えた評価用チップであって、前記ALUから前記内部レジスタに出力されたデータを外部に出力する第1の端子と、前記内部レジスタの第1の制御情報を外部に出力する第2の端子とを備えたことを特徴とする評価用チップ。