特許

J-GLOBAL ID：200903085444708078

中央処理装置

発明者： 明石 英也 ,  藤井 啓明
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-051322
公開番号（公開出願番号）：特開平9-244892
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】中央処理装置で、投機実行で分岐予測を誤った読みだし命令の結果を、後続の読みだし命令で利用可能とし、読みだし時間を短縮する。【解決手段】読みだしバッファ180には、各読みだしバッファエントリ毎にエントリ有効フラグと、1以上の分岐予測の結果実行されると判断された場合に各分岐予測の方向を特定するための分岐予測フィールドと、前記エントリが分岐予測の誤りにより実行されないことを示す分岐予測誤りフラグと、読みだしアドレスフィールドと、読みだしデータフィールドと、読みだし完了フラグを設け、分岐予測を誤った場合、投機実行中の読みだし命令は破棄するが、読みだしバッファエントリのエントリ有効フラグを有効のまま分岐予測誤りフラグを誤りと設定することで、読みだし要求および主記憶読みだしデータを読みだしバッファ内に保持し、後続の読みだし命令で利用する。

請求項（抜粋）：

1以上の分岐ユニットと、1以上の主記憶読みだし要求を格納する読みだしバッファと1以上の主記憶書き込み要求を格納する書き込みバッファを具備する1以上の主記憶アクセスユニットと、分岐予測回路と、記憶制御回路とを具備する中央処理装置において、前記読みだしバッファは、各読みだしバッファエントリ毎にエントリ有効フラグと、1以上の分岐予測の結果実行されると判断された場合に各分岐予測の方向を特定するための分岐予測フィールドと、前記エントリが分岐予測の誤りにより実行されないことを示す分岐予測誤りビットと、読みだしアドレスフィールドと、読みだしデータフィールドと、主記憶読みだし完了フラグを具備し、分岐予測を誤った場合でも読みだし要求有効フラグが有効を示す前記読みだしバッファエントリ内の読みだしデータフィールドが利用可能であることを特徴とする中央処理装置。