特許
J-GLOBAL ID：200903085446823990
インバータ回路とインバータバッファ
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-264833
公開番号（公開出願番号）：特開2000-101417
出願日： 1998年09月18日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 高速高性能なCMOS LSIにおいて、小振幅、高速動作を実現し、低消費電力、低ノイズなインバータ回路とインバータバッファを提供する。【解決手段】 本発明のインバータ回路は、CMOS LSIにおけるドレインを介し直列接続した第1のPchトランジスタと第1のNchトランジスタにより構成されるインバータ回路において、第1のPchトランジスタのソース側に接続した第2のPchトランジスタと、第1のNchトランジスタのソース側に接続した第2のNchトランジスタと、インバータ回路の出力信号を第2のPchトランジスタと第2のNchトランジスタのゲートに帰還する帰還手段を有する。その帰還手段は、第2のPchトランジスタと第2のNchトランジスタのゲートに、インバータ回路の出力信号を直接帰還するか、あるいはインバータ回路の出力信号を分圧帰還する。
請求項（抜粋）：
CMOS LSIにおけるドレインを介し直列接続した第1のPチャネルトランジスタと第1のNチャネルトランジスタにより構成されるインバータ回路において、前記第1のPチャネルトランジスタのソース側に接続した第2のPチャネルトランジスタと、前記第1のNチャネルトランジスタのソース側に接続した第2のNチャネルトランジスタと、前記インバータ回路の出力信号を第2のPチャネルトランジスタと第2のNチャネルトランジスタのゲートに帰還する帰還手段を有することを特徴とするインバータ回路。
IPC (2件)：
H03K 19/0948
, H03K 19/20
H03K 19/094 B
, H03K 19/20
