半導体装置

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：秋田収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平5-036509
公開番号（公開出願番号）：特開平6-251599
出願日： 1993年02月25日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】不良半導体メモリをスクリーニングする際にメモリのテスト時間を低減する。【構成】メモリセル部の供給線にスイッチ8を接続し、スクリーニング時にスイッチングによりロジック回路等の周辺回路方向の電源Vcc(L)をオンにしたまま、メモリセル方向の電源Vcc(M)のみを所定の時間切断することにより、メモリに書き込まれていた情報は、時間の経過に伴い減衰してくる。このとき、正常な半導体メモリとリークのある不良半導体メモリでは記憶保持能力に差がみられてくる。この差をデータ線D,D’で検出し、動作マージンの小さい半導体メモリを効果的にスクリーニングする。また、このときのテスト用スイッチ8のスイッチングの操作端子は、予備のリードピンに接続するものとする。

請求項（抜粋）：

【請求事項1】保持電流を常時流し続けることにより情報の記憶を行う手段を有する半導体装置において、該半導体装置の周辺回路とメモリセルの共有電源をスクリーニング時に前記周辺回路部分の電源をオンにした状態でメモリセルの保持電流だけをある所定の時間切断するテスト用付加回路を半導体チップ内のメモリセルの電源供給線に設けたことを特徴とする半導体装置。【請求事項2】前記テスト用付加回路の操作端子は、予備のリードピンに接続することを特徴とする請求項1記載の半導体装置。

IPC (5件)：

G11C 29/00 303 , G11C 29/00 , G06F 1/26 , G11C 11/413 , H01L 21/66

FI (2件)：

G06F 1/00 331 C , G11C 11/34 341 D

引用特許：

審査官引用 (3件)

特開平1-256412
特開平3-147603
特開平3-147603

前のページに戻る