特許

J-GLOBAL ID：200903085488149700

CPU応用回路

発明者： 高月 栄一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-203765
公開番号（公開出願番号）：特開平8-069345
出願日： 1994年08月29日
公開日（公表日）： 1996年03月12日
要約：

【要約】【目的】ノイズ等がリセット信号ラインにのることにより、周辺回路がリセットされることを解消し、安定した動作を継続できるようにすること。【構成】CPU1およびCPU周辺回路3を含むCPU応用システムであって、リセット信号を発生するリセット回路2からの当該リセット信号により、上記CPU1およびCPU周辺回路3のリセットを行うようにしたCPU応用回路において、前記CPU周辺回路のリセット信号供給は、リセット回路2からのリセット信号が、少なくともCPU1がリセット動作に移行するに必要な時間に亙り継続して信号入力されると周辺回路用のリセット信号を発生し、これをCPU周辺回路3にリセット信号として与えるリセット時間制御回路5を設けて行う構成とした。

請求項（抜粋）：

CPUおよびCPU周辺回路を含むCPU応用システムであって、リセット信号を発生するリセット回路からの当該リセット信号により、上記CPUおよびCPU周辺回路のリセットを行うようにしたCPU応用回路において、前記CPU周辺回路のリセット信号供給は、前記リセット回路からのリセット信号が、少なくとも前記CPUがリセット動作に移行するに必要な時間に亙り継続して信号入力されると周辺回路用のリセット信号を発生し、これを前記CPU周辺回路にリセット信号として与えるリセット時間制御回路を設けて行う構成としたことを特徴とするCPU応用回路。