特許
J-GLOBAL ID：200903085501719120
容量素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168362
公開番号（公開出願番号）：特開平5-019292
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 絶縁膜を挟んで上下に容量素子の電極を備えた容量素子の絶縁膜に欠陥部が発生した場合に生じる電極間の短絡を欠陥部の電極材料の除去によりなくし、かつ積層膜により電極の断線を防止する。【構成】 絶縁膜の上下の一方の複数の電極材料からなる電極が、少なくとも第一パタ-ンと第二パタ-ンとからなり、第二パタ-ンを形成するエッチング剤は第一パタ-ンを浸食することがない選択性を有し、第一パタ-ンと第二パタ-ンが一部で重畳している。
請求項（抜粋）：
絶縁性基板上に下部電極を形成し、該電極上に絶縁膜を介して上部電極を形成してなる容量素子において、下部電極が少なくとも二種類の導電性材料で構成され、絶縁膜堆積後に下部電極を構成する一部導電性材料を選択的にエッチング除去するエッチャントまたはエッチングガスでエッチングし、絶縁膜欠陥により露出した領域の該導電性材料をエッチング除去した後上部電極を形成することを特徴とした容量素子の製造方法。
IPC (3件)：
G02F 1/136 500
, G02F 1/1343
, H01L 27/12
