特許
J-GLOBAL ID：200903085513356049
位相ロックループ逓倍回路によるクロック信号供給回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-228375
公開番号（公開出願番号）：特開平7-084665
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】使用クロック信号が高周波であっても、安定したクロック信号供給が行えるようにする。【構成】マスターN倍PLL逓倍回路2-1をLSI3-1の近傍に、スレーブN倍PLL逓倍回路2-2〜2-nをLSI3-2〜2-nの近傍に、それぞれ配置し、LSI3-1〜3-nが必要とするクロック周波数の1/Nの基本クロック周波数を発振する水晶発振器1からの出力と、マスターN倍PLL逓倍回路2-1のみが持つN進カウンタ20の出力とを、共通の比較信号として、全てのPLL逓倍回路2-1〜2-nの誤差検出回路21-1〜21-nに入力し、各PLL逓倍回路2-1〜2-nで周波数をN倍して本来のクロック周波数まで引き上げてから、LSI3-1〜2-nへのクロック信号供給を行う構成とする。
請求項（抜粋）：
所定周波数のクロック信号を使用する複数の半導体チップを持つディジタル・ロジック回路に用いられるクロック信号供給回路において、前記所定周波数の1/Nの基本クロック周波数を発振する基本クロック周波数発振器と、この基本クロック周波数発振器からの前記基本クロック周波数をN倍に逓倍して前記所定周波数のクロック信号を生成し、当該クロック信号を前記複数の半導体チップの1つに供給する1つのマスターN倍位相ロックループ逓倍回路であって、当該クロック信号の周波数をN分周するためのN進カウンタ、このN進カウンタの分周出力と前記基本クロック周波数発振器の出力との位相関係を比較してその誤差に対応した正または負のパルスを発生する第1の誤差検出器、この第1の誤差検出器の出力を積分する第1の積分器、およびこの第1の積分器の出力が零になるように前記クロック信号の周波数を制御する第1の可変周波数発振器から構成される1つのマスターN倍位相ロックループ逓倍回路と、前記基本クロック周波数発振器からの前記基本クロック周波数をN倍に逓倍して前記所定周波数のクロック信号を生成し、当該クロック信号を前記複数の半導体チップの他の1つに供給する少なくとも1つのスレーブN倍位相ロックループ逓倍回路であって、前記マスターN倍位相ロックループ逓倍回路内の前記N進カウンタの分周出力と前記基本クロック周波数発振器の出力との位相関係を比較してその誤差に対応した正または負のパルスを発生する第2の誤差検出器、この第2の誤差検出器の出力を積分する第2の積分器、およびこの第2の積分器の出力が零になるように前記クロック信号の周波数を制御する第2の可変周波数発振器を持つ少なくとも1つのスレーブN倍位相ロックループ逓倍回路とを具備し、前記マスターN倍位相ロックループ逓倍回路および前記スレーブN倍位相ロックループ逓倍回路が、それぞれ前記クロック信号の供給先となる前記半導体チップの近傍に配置されていることを特徴とするクロック信号供給回路。
IPC (2件)：
前のページに戻る
