特許

J-GLOBAL ID：200903085513436930

半導体装置

発明者： 安田 聖治
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-328059
公開番号（公開出願番号）：特開2003-133323
出願日： 2001年10月25日
公開日（公表日）： 2003年05月09日
要約：

【要約】【課題】本発明は、バイポーラトランジスタにおいて、エミッタ・クラウディング効果による電流分布の集中を緩和できるようにすることを最も主要な特徴としている。【解決手段】たとえば、n型Si基板11の表面に、n型エピタキシャル層12を成長させる。そのエピタキシャル層12の表面に、ベース電極から近い部分と遠い部分とで濃度の異なるベース領域17を形成する。その後、ベース領域17の表面にエミッタ領域19を形成する。こうして、エミッタ・ベース接合部の不純物プロファイルの最適化により、エミッタ・クラウディング効果を抑制する構成となっている。

請求項（抜粋）：

半導体基板の表面部に形成された第一導電型のコレクタ領域と、前記コレクタ領域の表面部に形成された第二導電型のベース領域と、前記ベース領域の表面部に形成された第一導電型のエミッタ領域とを有する少なくとも一つのバイポーラ型接合トランジスタを具備した半導体装置であって、前記ベース領域の不純物濃度を、ベースコンタクトに近い部分を高く、遠い部分を低くしたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/331 ,  H01L 29/732 ,  H01L 29/737

FI (2件)：

H01L 29/72 P ,  H01L 29/72 H

Fターム (24件)：

5F003AP01 ,  5F003BB01 ,  5F003BB02 ,  5F003BB04 ,  5F003BB05 ,  5F003BB07 ,  5F003BB08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF03 ,  5F003BF06 ,  5F003BH02 ,  5F003BH06 ,  5F003BJ03 ,  5F003BM01 ,  5F003BM02 ,  5F003BM03 ,  5F003BP01 ,  5F003BP11 ,  5F003BP25 ,  5F003BP31 ,  5F003BP33 ,  5F003BP34 ,  5F003BP41