特許
J-GLOBAL ID:200903085519028124
マイクロプロセッサ
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-104805
公開番号(公開出願番号):特開平11-296434
出願日: 1998年04月15日
公開日(公表日): 1999年10月29日
要約:
【要約】【課題】MPUで仮想アドレスから物理アドレスに変換するアドレス変換機能を比較的簡単な回路構成により実現し、アドレス変換動作のスピードを図る。【解決手段】JTLB11と、現物理命令アドレスレジスタ12と、分岐命令のターゲットアドレス、タスク変更後の最初の命令アドレス、ページ境界を越えた最初の命令アドレスのいずれかに対応する第1の仮想命令アドレスに対して変換要求を出力する回路13と、変換要求を受けてJTLBを制御し、第1の物理命令アドレスを生成する回路と、第1の仮想命令アドレス以外の第2の仮想命令アドレスに対して現物理命令アドレスレジスタの内容をインクリメントして第2の物理命令アドレスを生成する回路12と、第1の物理命令アドレスの経路および第2の物理命令アドレスの経路を切換え選択し、アドレス変換後の物理命令アドレスを生成する回路18とを具備する。
請求項(抜粋):
命令アドレス/データアドレスに共通に設けられ、仮想アドレスから物理アドレスに変換するためのジョイントTLBと、現在の物理命令アドレスを格納するための現物理命令アドレスレジスタと、分岐命令のターゲットアドレス、タスク変更後の最初の命令アドレス、または、ページ境界を越えた最初の命令アドレスのいずれかに対応する仮想命令アドレスに対してのみアドレス変換モードによりアドレス変換を行うために前記ジョイントTLBに対して命令アドレス変換要求信号を出力するアドレス変換要求制御手段と、前記命令アドレス変換要求信号を受けて前記ジョイントTLBを制御し、第1の物理命令アドレスを生成するための第1の物理命令アドレス変換制御手段と、命令アドレス変換の要求時には前記ジョイントTLBを参照するためにパイプライン動作をストールさせる制御手段と、前記アドレス変換モードの対象外の仮想命令アドレスに対してアドレス生成モードによりアドレス変換を行うために、前記現物理命令アドレスレジスタの内容をインクリメントして第2の物理命令アドレスを生成する第2の物理命令アドレス生成制御手段と、前記第1の物理命令アドレスの経路および第2の物理命令アドレスの経路を前記アドレス変換要求制御手段の制御により切換え選択し、アドレス変換後の物理命令アドレスを生成する物理命令アドレス生成手段とを具備することを特徴とするマイクロプロセッサ。
IPC (3件):
G06F 12/10
, G06F 9/38 310
, G06F 9/38 330
FI (4件):
G06F 12/10 G
, G06F 12/10 A
, G06F 9/38 310 A
, G06F 9/38 330 X
引用特許:
審査官引用 (2件)
-
特開昭48-097456
-
特開昭54-098126
前のページに戻る