特許

J-GLOBAL ID：200903085534561564

半導体装置の製造方法

発明者： 中平 順也 ,  土岐 雅彦 ,  菊池 秀明 ,  綿谷 宏文
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-242870
公開番号（公開出願番号）：特開平6-097156
出願日： 1992年09月11日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 配線パターンの保護膜の形成方法に特徴を有する半導体装置の製造方法に関し、多層配線構造の信頼性を向上する。【構成】 配線パターン21 〜23 の上を含む面にバイアスECRプラズマCVD(ECRCVD)によってシリコン酸化膜4またはシリコン窒化膜を形成する工程を施す場合、幅が高さの2倍以上の段差が生じる配線パターンのパッド部分や電源配線部分にスリット状の溝を入れて分割する。配線パターンの上にプラズマCVDによってシリコン酸化膜やシリコン窒化膜を形成した後に、ECRCVDによってシリコン酸化膜等を形成してパッシベーションを強化することができる。また、配線パターンの上にプラズマCVDによってシリコン酸化膜等を形成し、その上に常圧CVDまたは減圧CVDによってPSG膜を形成し、その上にECRCVDによってシリコン酸化膜等を形成して、下地がECRCVDによって損傷を受けるのを防ぐことができる。

請求項（抜粋）：

配線パターンの上を含む面にバイアスECRプラズマCVDによってシリコン酸化膜またはシリコン窒化膜を形成する工程を施す場合、幅が高さの2倍以上の段差が生じる該配線パターンにスリット状の溝を入れて分割することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/316 ,  H01L 21/90