特許

J-GLOBAL ID：200903085534650648

電流制限回路および電流制限回路用定電圧源

発明者： 藤平 龍彦
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-117811
公開番号（公開出願番号）：特開平5-315852
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】演算増幅器の出力により主半導体素子とカレントミラー素子の共通制御端子へ入力される電流制限信号のカレントミラー素子から演算増幅器のフィードバックによる発振現象を防止する。【構成】演算増幅器の入力端子と共通制御端子およびカレントミラー端子との間にゲイン調整素子をそれぞれ接続し、そのインピーダンス比によりフィードバックのゲインを調整して発振現象を防ぐ。さらに演算増幅器の他の入力端子に任意のアナログ電圧を入力することにより、複数レベルの定電流制御を可能にする。また、デプレッション型MOSFETとエンハンスメント型MOSFETを直列接続して、低い電源電圧でも使用できる電流制限回路に適した定電圧源を得る。

請求項（抜粋）：

第一主端子および制御端子を主半導体素子と共通にし、主半導体素子の第一主端子、第二主端子間を流れる出力電流に比例した電流の流れるカレントミラー素子の第二主端子と主半導体素子の第二主端子の間に接続される電流検出素子の両端子間電圧と基準電圧とを比較して生ずる演算増幅器の出力により主半導体素子の制御端子への入力を制御して主半導体素子の出力電流を一定値以下に抑えるものにおいて、演算増幅器の第一入力端子に基準電圧が入力され、第二入力端子とカレントミラー素子の第二主端子との間に第一ゲイン調整素子が、主半導体素子の制御端子との間に第一ゲイン調整素子のインピーダンスに対して所定の倍率のインピーダンスを有する第二ゲイン調整素子がそれぞれ接続されたことを特徴とする電流制限回路。

IPC (5件)：

H03F 1/52 ,  G05F 1/56 310 ,  G05F 3/26 ,  H02J 1/00 306 ,  H02J 1/00