特許

J-GLOBAL ID：200903085542412756

半導体装置およびその製造方法

発明者： 國清 辰也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-326393
公開番号（公開出願番号）：特開平11-163329
出願日： 1997年11月27日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】 キャパシタからのリーク電流を抑えることで、リフレッシュポーズ時間を長くすることができ、それによって動作時間に対するデータ使用効率が向上し、消費電力が抑制された半導体装置およびその製造方法を提供する。【解決手段】 ソース/ドレイン領域6よりも深くトレンチ8を形成しているため、表面の汚染が除去されるとともに、分離酸化膜2の端部付近のソース/ドレイン領域6やp型半導体基板1に集中していた応力が緩和されるのに加えて、シリコンよりもエネルギーバンドギャップの大きい炭化シリコンプラグ10を形成しているため、リーク電流が減少し、リフレッシュ特性が向上する。

請求項（抜粋）：

半導体基板と、前記半導体基板の主表面の分離領域に形成された分離酸化膜と、前記半導体基板の主表面の前記分離領域に囲まれた活性領域に形成された一対のソース/ドレイン領域と、前記ソース/ドレイン領域の主表面に形成されたトレンチと、前記活性領域の主表面上に絶縁膜を介して形成されたゲート電極と、全面を覆うように形成された層間絶縁膜と、前記層間絶縁膜に開口され、前記トレンチに到達する配線と、前記ソース/ドレイン領域のいずれか一方に前記配線を介して接続されるキャパシタとを備えた半導体装置。

IPC (7件)：

H01L 29/78 ,  H01L 21/302 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

H01L 29/78 301 X ,  H01L 21/302 Z ,  H01L 21/90 C ,  H01L 27/04 C ,  H01L 27/10 621 C ,  H01L 27/10 681 B