特許

J-GLOBAL ID：200903085546394531

半導体装置およびその製造方法

発明者： 吉本 和也
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-372702
公開番号（公開出願番号）：特開2000-195819
出願日： 1998年12月28日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】チタニウムシリサイド形成後に高温処理を行なっても、コンタクト部が熱的に安定であり、抵抗上昇を起こさない半導体装置およびその製造方法を提供する。【解決手段】Siの半導体基板10の上に、SiO2 の絶縁膜12を堆積し、絶縁膜12にコンタクトホール12aを選択的に開口する。コンタクトホール12a底部に露出した各ソース・ドレイン領域10aの上面の自然酸化膜を除去した後、Ti膜1を堆積する。窒素雰囲気下での熱処理により、コンタクトホール12a底部のTi膜1aとSiを反応させてC54相TiSi2 層3を形成する。基板10の上にアモルファス構造のTiN膜4を堆積し、その上にW膜6を堆積し、W膜6、TiN膜4およびTi膜1を除去して、Wプラグ6aを形成する。

請求項（抜粋）：

基板と、この基板に形成された半導体素子と、半導体素子上を覆い前記半導体素子に開口するコンタクトホールを有する絶縁膜と、前記コンタクトホール内に充填されたプラグと、このプラグに電気的に接続される金属配線とを備え、前記コンタクトホール底部の拡散層表面にC54相のチタニウムシリサイド層を形成するとともに、前記コンタクトホール底部を覆うバリアメタル膜を形成したことを特徴とする半導体装置。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 21/28 301 T ,  H01L 21/90 C ,  H01L 27/10 681 B

Fターム (46件)：

4M104BB25 ,  4M104BB37 ,  4M104CC01 ,  4M104DD23 ,  4M104DD26 ,  4M104DD37 ,  4M104DD45 ,  4M104DD79 ,  4M104DD84 ,  4M104DD90 ,  4M104FF18 ,  4M104HH04 ,  4M104HH15 ,  5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ27 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033LL06 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP01 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ19 ,  5F033QQ58 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ94 ,  5F033RR04 ,  5F033WW03 ,  5F033XX09 ,  5F033XX28 ,  5F083GA02 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR21 ,  5F083PR33 ,  5F083PR39