特許

J-GLOBAL ID：200903085554879900

貼り合わせ半導体基板及びその製造方法

発明者： 清水 道正 ,  勝木 省三 ,  丹羽 文雄 ,  渡辺 義明
出願人/特許権者： 宇部興産株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平5-078561
公開番号（公開出願番号）：特開平6-267804
出願日： 1993年03月15日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 反りを低減し、厳密な規格を要求するデバイス製造ラインに投入可能な貼り合わせ半導体基板とする。【構成】 二枚の半導体基板11,14の一方の主面どうしを貼り合わせて構成される貼り合わせ半導体基板において、貼り合わせる一方の半導体基板11の少なくとも一方の主面に、貼り合わせ半導体基板の反りを矯正する応力を有する膜12を形成する。

請求項（抜粋）：

二枚の半導体基板の一方の主面どうしを貼り合わせて構成される貼り合わせ半導体基板において、貼り合わせる一方の半導体基板の少なくとも一方の主面に、貼り合わせ半導体基板の反りを矯正する応力を有する膜を形成したことを特徴とする貼り合わせ半導体基板。