特許
J-GLOBAL ID：200903085608056425

半導体装置の製造方法

発明者：
田原 賢治

田原 賢治 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (5件)： 高田 守 ,  高橋 英樹 ,  大阿久 敦子 ,  平山 淳 ,  大塚 環
公報種別：公開公報
出願番号（国際出願番号）：特願2003-038320
公開番号（公開出願番号）：特開2004-247675
出願日： 2003年02月17日
公開日（公表日）： 2004年09月02日
要約：
【課題】露出した銅の表面からフッ素含有ポリマーを含む汚染物を除去し、銅表面に自然酸化膜が形成された状態にすることによって、銅の腐食を抑制することのできる半導体装置の製造方法を提供する。【解決手段】半導体基板上に第1層目の配線層を形成した後、この第1層目の配線層の上に窒化シリコン膜を形成する。次に、窒化シリコン膜の上に第2の層間絶縁膜を形成し、この第2の層間絶縁膜をエッチングして窒化シリコン膜を露出させた後、露出した窒化シリコン膜をフッ素含有ガスを用いてエッチングすることによってビアホールを形成する。続いて、露出した第1の銅層をプラズマ処理し、フッ素含有ポリマーを含む汚染物を除去する。その後、ビアホールの内面に第2のバリアメタル膜および第2の銅層を堆積し、ビアプラグを形成する。【選択図】 図3
請求項（抜粋）：
銅配線を有する半導体装置の製造方法であって、 前記銅配線の上に絶縁膜を形成する工程と、 前記絶縁膜をフッ素含有ガスを用いてエッチングし前記銅配線に達する開孔部を設ける工程と、 前記開孔部を設ける工程の後、プラズマ放電を切らずに同一チャンバ内で連続して前記開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/768 ,  H01L21/3065
FI (2件)：
H01L21/90 A ,  H01L21/302 106
Fターム (50件)：
5F004AA09 ,  5F004AA14 ,  5F004BA04 ,  5F004BA14 ,  5F004BA20 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004DA01 ,  5F004DA16 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA28 ,  5F004EB01 ,  5F004EB03 ,  5F033HH11 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ95 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033SS08 ,  5F033SS11 ,  5F033TT02 ,  5F033XX20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM