特許
J-GLOBAL ID：200903085651315655
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-330260
公開番号（公開出願番号）：特開平6-177119
出願日： 1992年12月10日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】この発明は、半導体基板の上に膜質が良く厚さが異なる酸化膜を形成する。【構成】P型シリコン基板11の表面上に厚さが200 オングストロ-ム程度の第1の酸化膜12を形成し、この酸化膜12の上に第1の多結晶シリコン層13を堆積し、この多結晶シリコン層13の上に第1のレジスト膜を設け、この第1のレジスト膜をマスクとして第1の多結晶シリコン層13をエッチングする。次に、前記第1のレジスト膜を除去し、第1の多結晶シリコン層13をマスクとして、第1の酸化膜12をエッチングすることにより、P型シリコン基板11の表面を露出させる。次に、前記P型シリコン基板11および第1の多結晶シリコン層13の上に厚さが100 オングストロ-ム程度の第2の酸化膜15を形成している。従って、半導体基板の上に膜質の良い異なる厚さの酸化膜を形成できる。
請求項（抜粋）：
半導体基板の表面上に第1の酸化膜を設ける工程と、前記第1の酸化膜の上に第1の導電層を設ける工程と、前記第1の導電層の上に第1のマスク膜を設け、この第1のマスク膜をマスクとして前記第1の導電層をエッチングする工程と、前記第1のマスク膜を除去する工程と、前記第1の導電層をマスクとして前記第1の酸化膜をエッチングすることにより、前記半導体基板を露出させる工程と、前記半導体基板および前記第1の導電層の上に、前記第1の酸化膜と厚さが異なる第2の酸化膜を設ける工程と、前記第2の酸化膜の上に第2の導電層を設ける工程と、前記第2の導電層の上に第2のマスク膜を設け、この第2のマスク膜をマスクとして前記第2の導電層をエッチングする工程と、前記第2のマスク膜を除去する工程と、前記第2の導電層をマスクとして前記第2の酸化膜をエッチングする工程と、を具備することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/314
, H01L 21/302
, H01L 21/316
, H01L 21/31
