特許

J-GLOBAL ID：200903085658543130

チップ部品の製造方法

発明者： 稲井 雅之
出願人/特許権者： 太陽誘電株式会社
代理人 (1件)： 吉田 精孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-241447
公開番号（公開出願番号）：特開平11-087115
出願日： 1997年09月05日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 基板切断や基板分割の手法を用いる場合の不具合を解消して、高品質のチップ部品を安定に得ることができるチップ部品の製造方法を提供する。【解決手段】 単位チップ3に整合した形状を有する複数のキャビティ1aを備え、且つ焼成時の付加熱によって消失可能な成形枠1を使用し、成形枠のキャビティ1aに焼成可能なスラリー2を充填した後、スラリー充填後の成形枠1を焼成温度で加熱してキャビティ1a内のスラリー2を焼成して単位チップ化すると共に、焼成時の付加熱によって成形枠1を消失させて単位チップ3を得るようにしているので、単位チップ3を得るため従来のようにセラミック基板を切断したり分割する必要がなく、基板切断や基板分割によって生じていたチッピングやバリ等の不具合を解消して、所定形状の単位チップ3を容易且つ高精度で得ることができ、これにより高品質のチップ抵抗器を製造できる。

請求項（抜粋）：

所定形状の単位チップを得る工程の少なくとも前または後の工程で、単位チップに対応した回路構築用の各種膜を形成するチップ部品の製造方法において、単位チップに整合した形状を有する複数のキャビティを備え、且つ焼成時の付加熱によって消失可能な成形枠を使用し、成形枠のキャビティに焼成可能なスラリーを充填する工程と、スラリー充填後の成形枠を焼成温度で加熱してキャビティ内のスラリーを焼成して単位チップ化すると共に、焼成時の付加熱によって成形枠を消失させて単位チップを得る工程とを備えた、ことを特徴とするチップ部品の製造方法。

IPC (4件)：

H01C 17/30 ,  C04B 35/64 ,  H01C 17/00 ,  H01C 7/00

FI (5件)：

H01C 17/30 ,  H01C 17/00 Z ,  H01C 7/00 B ,  C04B 35/64 L ,  C04B 35/64 J