特許

J-GLOBAL ID：200903085672615004

半導体装置

発明者： 谷沢 元昭
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-313385
公開番号（公開出願番号）：特開平5-129600
出願日： 1991年10月30日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 MOSトランジスタにおいて、ゲート酸化膜の薄膜化に伴い問題となる、チャネルに垂直方向の電界の増大を素子性能を劣化させることなく抑制する。【構成】 ソース,ドレイン領域2,3のゲート電極4とのオーバラップ部分で、ゲート酸化膜5との界面にソース・ドレイン領域と同一導電型の半導体で、かつ濃度の低い緩衝領域2a,3aを設け、これにより深さ方向の濃度勾配を緩やかにする。

請求項（抜粋）：

基板上のチャネル領域に隣接して形成されたソース及びドレイン領域と、該ソース及びドレイン領域上に絶縁膜を介して配置され、その両端部分が上記ソース及びドレイン領域の一部と重なるようにして配置されたゲート電極とを備えた半導体装置において、上記ソース及びドレイン領域表面の上記ゲート電極との重なり部分に、前記ソース及びドレイン領域よりも不純物濃度の薄いこれらと同一導電型の半導体領域を備えたことを特徴とする半導体装置。