特許
J-GLOBAL ID:200903085674805528

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願平9-221405
公開番号(公開出願番号):特開平10-074902
出願日: 1988年05月20日
公開日(公表日): 1998年03月17日
要約:
【要約】【課題】 アナログ/デジタル回路の動作を安定させる。【解決手段】 一つの半導体チップ主面の第1の領域に電荷を蓄積する容量部とスイッチMISFETとでメモリセルを構成したDRAMが配置され、その主面の第2の領域に容量素子を有するアナログ/デジタル回路部が配置され、その主面の第3の領域にPチャネルMISFET及びNチャネルMISFETが配置され、前記DRAMの容量部と前記アナログ/デジタル回路部の容量素子とが別工程で形成されている。
請求項(抜粋):
一つの半導体チップ主面の第1の領域に電荷を蓄積する容量部とスイッチMISFETとでメモリセルを構成したDRAMが配置され、その主面の第2の領域に容量素子を有するアナログ/デジタル回路部が配置され、その主面の第3の領域にPチャネルMISFET及びNチャネルMISFETが配置され、前記DRAMの容量部と前記アナログ/デジタル回路部の容量素子とが別工程で形成されていることを特徴とする半導体集積回路装置。
IPC (5件):
H01L 27/10 461 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件):
H01L 27/10 461 ,  G11C 17/00 625 ,  H01L 29/78 371

前のページに戻る