半導体装置のテスト回路および同テスト回路を用いたテスト方法

発明者：
出願人/特許権者：
代理人 (1件)：野田茂
公報種別：公開公報
出願番号（国際出願番号）：特願2000-142659
公開番号（公開出願番号）：特開2001-324548
出願日： 2000年05月16日
公開日（公表日）： 2001年11月22日
要約：

【要約】【課題】テスト用の外部端子不足を解消する。【解決手段】半導体装置が含む機能ブロックをテストする場合、セレクタ回路120にテスト選択信号118を供給してテスト出力信号116を選択させ、また、出力バッファ回路126に出力制御信号122を供給して、テストクロック信号12がハイレベルである期間では出力をハイインピーダンスとさせ、テストクロック信号12がローレベルである期間ではセレクタ回路120が出力するテスト出力信号116を外部端子8に出力させる。そして、テストクロック信号12がハイレベルである期間にテスト入力信号112を外部端子8を通じて入力し、テストクロック信号12のローレベルが終了する時点で、外部端子8よりテスト出力信号116を取得して、期待値と照合し異常の有無を判定する。外部端子8をテスト信号の入力および出力に兼用するので端子不足を解消できる。

請求項（抜粋）：

半導体装置が含む機能ブロックをテストすべく前記半導体装置に設けられ、通常入力信号およびテスト入力信号を入力する第1の外部端子と、テストマスク信号が入力されていない場合のみ開いて前記第1の外部端子からの通常入力信号を前記半導体装置内の回路に供給するゲート回路と、前記半導体装置内の前記回路からの通常出力信号およびテスト時に前記機能ブロックが出力するテスト出力信号を入力としてテスト選択信号にもとづきいずれかの信号を選択して出力するセレクタ回路と、前記セレクタ回路の出力信号を第2の外部端子に出力するとともに、出力制御信号にもとづいて出力インピーダンスが制御される出力バッファ回路とを備えたテスト回路であって、前記第1および第2の外部端子は同一の端子であり、前記外部端子から入力されたテスト入力信号をテストクロック信号に同期して保持し、保持した前記テスト入力信号を前記機能ブロックに供給するテストレジスタ回路を含むことを特徴とする半導体装置のテスト回路。

Fターム (5件)：

2G032AA01 , 2G032AB01 , 2G032AK11 , 2G032AK14 , 2G032AK16

前のページに戻る