特許

J-GLOBAL ID：200903085733682982

半導体装置

発明者： 谷川 高穂
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-019555
公開番号（公開出願番号）：特開平8-213562
出願日： 1995年02月07日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】シリコン基板領域とSOI領域に形成したトランジスタの長所を充分に生かし、大容量化に対応し得る半導体装置を提供する。【構成】回路構成としてメモリセル部22とロジック回路部23と入出力回路部21を有するとともに、デバイス構造としてSOI領域25とシリコン基板領域24を有するDRAM20において、メモリセル部22がSOI領域25に形成され、ロジック回路部23および入出力回路部21がシリコン基板領域24に形成されている。

請求項（抜粋）：

回路構成としてメモリセル部と、ロジック回路部と、入出力回路部を有するとともに、デバイス構造としてシリコン基板中に埋込み酸化膜層が形成されたSOI領域と、前記埋込み酸化膜層が形成されていないシリコン基板領域とを有する半導体装置において、前記メモリセル部が前記SOI領域上に形成され、前記ロジック回路部と前記入出力回路部が前記シリコン基板領域上に形成されたことを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

引用特許：

審査官引用 (3件)

• 特開平3-173175
  
• 特開昭61-280651
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-182052   出願人：川崎製鉄株式会社