特許
J-GLOBAL ID：200903085735080343
不揮発性半導体メモリ装置およびデータ書き込み制御方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-230891
公開番号（公開出願番号）：特開2004-071082
出願日： 2002年08月08日
公開日（公表日）： 2004年03月04日
要約：
【課題】各チップ毎にデータ書き込み後のメモリセルの閾値電圧Vtの分布を制御し、データ保持の信頼性の劣化およびデータ書き込みスピードの低下を防止する。【解決手段】コントロールゲートが接続された各ワード線に印加する制御電圧を制御する電圧制御手段であるワード線電圧制御回路12aは、チップ毎のデータ書き込みテストによって得られた複数のメモリセルの閾値電圧の分布に応じて、閾値電圧の分布を所定範囲に収めるように求められた値(電圧値)を格納する記憶手段であるゲート電圧記憶回路22と、ゲート電圧記憶回路22に格納された値(電圧値)を用いてコントロールゲートに印加する所定の制御電圧を各行線にそれぞれ出力する電圧出力手段であるワード線レギュレータ回路23とを有する。【選択図】 図2
請求項（抜粋）：
電気的に情報の書き込みおよび消去が可能な複数のメモリセルが行方向および列方向に配置されており、該メモリセルの制御端子が行方向の各行線に接続され、該メモリセルの駆動端子が列方向の各列線に接続されている不揮発性半導体メモリ装置において、
各行線に印加する制御電圧を制御する電圧制御手段は、チップ毎の該複数のメモリセルの閾値電圧分布に応じて、該閾値電圧分布を所定範囲に収めるように求められた値を格納する記憶手段と、該記憶手段に格納された値を用いて該制御電圧を各行線にそれぞれ出力する電圧出力手段とを有することを特徴とする不揮発性半導体メモリ装置。
IPC (3件)：
G11C16/02
, G11C16/06
, H01L21/66
G11C17/00 611E
, H01L21/66 F
, G11C17/00 611Z
, G11C17/00 632D
, G11C17/00 633D
, G11C17/00 641
4M106AA01
, 4M106AC07
, 4M106BA01
, 4M106CA32
, 5B025AD03
, 5B025AD04
, 5B025AD08
, 5B025AD09
, 5B025AE05
, 5B025AE08
