特許
J-GLOBAL ID：200903085737348955
半導体素子の配線形成方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-171928
公開番号（公開出願番号）：特開平5-102153
出願日： 1991年06月18日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 高融点導電膜/配線膜/反射防止膜の3層構造で配線を形成する場合に、基板の反りを無くし、ホトリソ工程を正確にし、高精度な配線形成を可能とする。【構成】 配線膜が持つ引っ張り応力に対して、高融点導電膜および反射防止膜のうち少なくとも反射防止膜の生成条件および膜厚を制御して圧縮応力を制御することにより、両応力による基板の反りを相殺させ、反りを除去する。
請求項（抜粋）：
半導体基板上に高融点導電膜,引っ張り応力を有する配線膜,反射防止膜を順次形成し3層構造の配線を形成する場合に、前記配線膜が持つ引っ張り応力に対して、前記高融点導電膜と前記反射防止膜のうち少なくとも前記反射防止膜の生成条件および膜厚を制御することにより圧縮応力を制御し、最終的に基板の反りがなくなるようにしたことを特徴とする半導体素子の配線形式方法。
IPC (2件)：
H01L 21/3205
, H01L 21/90
