特許

J-GLOBAL ID：200903085740257936

パッケージ構造体

発明者： 豊田 明和 ,  能勢 恒太郎 ,  谷所 博明 ,  古屋田 栄
出願人/特許権者： 三菱マテリアル株式会社
代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-331042
公開番号（公開出願番号）：特開平5-166965
出願日： 1991年12月16日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 外部回路とのインピーダンス整合が容易で、表面実装できるパッケージ構造体を提供する。【構成】 パッケージ構造体40は、表面に半導体チップ42が載置された絶縁基板44と、絶縁基板44の裏面に形成された裏面側グランドパターン52と、絶縁基板44の表面の周縁部を含む領域に形成され第2のスルーホール内の導体を介して裏面側グランドパターン52と接続された表面側グランドパターン48と、絶縁基板44の表面に形成され半導体チップ42の入力端子又は出力端子と接続された、表面側グランドパターン及び/又は裏面側グランドパターンとの間で伝送線路を形成する表面側信号ライン46と、絶縁基板44の裏面に形成され第1のスルーホール内の導体を介して表面側信号ラインと接続された、表面側グランドパターン48との間でマイクロストリップラインを形成する裏面側信号ライン50と、絶縁基板44上の半導体チップ42と表面側信号ライン46とを被冠し表面側グランドパターン52と接続された導電性キャップ54とを備えた。

請求項（抜粋）：

半導体チップ、表面に該半導体チップが載置された、信号ライン用の第1のスルーホールとグランド用の第2のスルーホールとを有する絶縁基板、前記絶縁基板の裏面に形成された裏面側グランドパターン、前記絶縁基板の表面の周縁部を含む領域に形成され前記第2のスルーホール内の導体を介して前記裏面側グランドパターンと接続された表面側グランドパターン、前記絶縁基板の表面に形成され前記半導体チップの入力端子又は出力端子と接続された、前記表面側グランドパターン及び/又は前記裏面側グランドパターンとの間で伝送線路を形成する表面側信号ライン、前記絶縁基板の裏面に形成され前記第1のスルーホール内の導体を介して前記表面側信号ラインと接続された、前記表面側グランドパターンとの間でマイクロストリップラインを形成する裏面側信号ライン、および前記絶縁基板上の前記半導体チップと前記表面側信号ラインとを被冠し前記表面側グランドパターンと接続された導電性キャップを備えたことを特徴とするパッケージ構造体。

IPC (5件)：

H01L 23/12 ,  H01L 23/06 ,  H01L 23/15 ,  H01L 23/50 ,  H01P 3/08

FI (3件)：

H01L 23/12 N ,  H01L 23/12 Q ,  H01L 23/14 C