特許

J-GLOBAL ID：200903085750049819

半導体装置の製造方法

発明者： 中岡 里子
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-177557
公開番号（公開出願番号）：特開2000-012546
出願日： 1998年06月24日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 半導体装置の微細な配線構造を寸法制御性よく形成し、製造歩留りを向上する。【解決手段】 半導体基板1上に、下層から順に第1エッチングストッパ膜2、第1絶縁膜3、第2エッチングストッパ膜4、第2絶縁膜5、無機反射防止膜6を成膜し、その上にフォトリソグラフィによりレジスト7を用いてホールパターンを形成する。レジスト7をマスクにしてエッチングを行いコンタクトホール11を形成する。レジスト7除去後、無機反射防止膜6上に、フォトリソグラフィによりレジスト8を用いて溝パターンを形成する。レジスト8をマスクにしてエッチングを行い溝12を形成する。レジスト8を除去し、全面エッチングにより露出している無機反射防止膜6、第2エッチングストッパ膜4、第1エッチングストッパ膜2を除去する。配線材料9aをコンタクトホール11と溝12に埋め込み、不要な配線材料9aをCMPにて削り取り、所望の配線9を得る。

請求項（抜粋）：

半導体基板上に、下層から順に第1エッチングストッパ膜、第1絶縁膜、第2エッチングストッパ膜、第2絶縁膜、無機反射防止膜を成膜する工程と、前記無機反射防止膜上にフォトリソグラフィによりレジストを用いてホールパターンを形成し、このホールパターンを形成したレジストをマスクとして前記無機反射防止膜、前記第2絶縁膜、前記第2エッチングストッパ膜、前記第1絶縁膜を順にエッチングしてコンタクトホールを形成する工程と、前記ホールパターンを形成したレジストを除去した後、前記無機反射防止膜上にフォトリソグラフィによりレジストを用いて溝パターンを形成し、この溝パターンを形成したレジストをマスクとして前記無機反射防止膜、前記第2絶縁膜を順にエッチングして溝を形成する工程と、前記溝パターンを形成したレジストを除去した後、エッチングにより前記無機反射防止膜を除去するとともに前記コンタクトホール底部の第1エッチングストッパ膜を除去する工程と、前記コンタクトホールおよび前記溝に配線材料の埋め込みを行い、前記第2絶縁膜をストッパ膜としてCMP(化学的機械的研磨)により前記溝からはみ出した配線材料を除去して配線を形成する工程とを含む半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/768

FI (2件)：

H01L 21/88 M ,  H01L 21/90 C

Fターム (14件)：

5F033AA13 ,  5F033AA19 ,  5F033AA28 ,  5F033AA29 ,  5F033AA64 ,  5F033AA65 ,  5F033AA66 ,  5F033BA17 ,  5F033BA41 ,  5F033EA19 ,  5F033EA22 ,  5F033EA25 ,  5F033EA28 ,  5F033EA33